

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-265192

(43) Date of publication of application: 15.10.1993

(51)Int.CI.

G03F 1/08 G05B 19/405 H01L 21/027

(21)Application number: 04-064114

(71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing:

19.03.1992


(72)Inventor: OCHIAI HIRONOBU

(54) MANUFACTURE OF RETICLE

(57)Abstract:

PURPOSE: To shorten the process of reticle manufacture and find misinput of arrangement information in its early stage by standardizing data in the reticle manufacture process.

CONSTITUTION: A data converting device 2 generates manufacture data plus arrangement information 10 with design data 1 and arrangement information 4 and inputs them to a verifying device 11 to perform verification 12 in the form of a reticle image; when the data are acceptable, a reticle manufacture device 6 is put in operation to manufacture the reticle 7. For a chip pattern, the manufacture data name and arrangement coordinates of an in-chip element A are inputted as arrangement information data at the same time successively to the name and size of the reticle and input data on in-chip elements B, C... are generated similarly. Then data are inputted in the order of pattern data A on the in-chip element A, pattern data B, pattern data C... successively to the arrangement information



data. Those manufacture data plus arrangement data 10 are verified, the reticle 7 based upon the data is manufactured when the data are acceptable, and the reticle is used to perform a wafer process 9.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-265192

(43)公開日 平成5年(1993)10月15日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FI	技術表示箇所
G03F	1/08	S	7369-2H		
G 0 5 B	19/405	Q	9064-3H		
H 0 1 L	21/027				
			7352-4M	H 0 1 L 21/30	301 P
				審査請求	未請求 請求項の数2(全 4 頁)

田思明4、小明4、明4·5、X

(21)出願番号 特願平4-64114

(22)出願日 平成4年(1992)3月19日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(71)出願人 000237617

富士通ヴィエルエスアイ株式会社

愛知県春日井市高蔵寺町2丁目1844番2

(72)発明者 落合 広宣

愛知県春日井市高蔵寺町2丁目1844番2

富士通ヴィエルエスアイ株式会社内

(74)代理人 弁理士 井桁 貞一


(54) 【発明の名称 】 レチクル製造方法

(57)【要約】

【目的】 本発明はレチクルの製造に使用するデータフォーマットの改良に関し、レチクル製造の工程短縮、誤情報の早期発見を目的とする。

【構成】 半導体基板上のチップ内各素子のパターンを 描画する製造データに,予め,該チップ内各素子の座標 位置を示す位置情報を付加したデータを作成し,該デー タを用いてレチクルを製造するように,また,製造デー タに位置情報を付加したデータの検証を,レチクルの製 造の前に行うように構成する。

本発明のレチクル製造フロー



1

【特許請求の範囲】

【請求項1】 半導体基板上のチップ内各素子のパターンを描画する製造データに、予め、該チップ内各素子の座標位置を示す位置情報を付加したデータを作成し、該データを用いてレチクルを製造することを特徴とするレチクル製造方法。

【請求項2】 前記製造データに位置情報を付加したデータの検証を、前記レチクルの製造の前に行うことを特徴とする請求項1記載のレチクル製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はレチクルの露光製造データよりレチクルを製作する方法に関する。高度情報処理 社会はますます発達しており、より高速なコンピュータ の存在が必要となる。

【0002】この為にはコンピュータの基本部品である 集積回路素子の多層化、微細化にともない、これら集積 回路素子を製造する際に用いるレチクルの微細度を大幅 に向上させる必要がある。

【0003】このため、近年、レチクル製造において、 微細加工、精度の信頼性及び処理効率の向上が要求され ている。

[0004]

【従来の技術】図4は従来例のレチクル製造フロー,図5は従来例の製造データのフォーマットを示す。

【0005】図において、1は設計データ、2はデータ 変換装置、3は製造データ、4は配置情報入力、5は配 置情報カード、6はレチクル製造装置、7はレチクル、 8は検査、9はウエハ製作である。

【0006】先ず、設計データ1からデータ変換装置2を用いて製造データ3を作成する。また、入力した配置情報4にもとずき作成した配置情報カード5を手入力によりレチクル製造装置6に記憶させ、続いて、製造データ3をレチクル製造装置に入力しレチクル7を製造する

【0007】次に、レチクル検査8を行う。ここでは、 製造データ3の異常や、配置情報4の誤入力のチェック を行う。検査8を合格したレチクル7はウエハプロセス 9に用いられる。検査8で不良となったものは調査13に 回して原因を究明する。

[0008]

【発明が解決しようとする課題】ところが、従来のレチクル製造方法では、製造データ3と配置情報カード5の二つのデータがあったため、データ入力が一本化されず、処理効率が低くなるという問題があった。

【0009】また、配置情報4が正しいか否か、レチクル7を製造してみないと、レチクル7の良否の判定結果が出ないため、もし判定が誤っていたら、もう一度配置情報カード5からやり直しとなり、非常に工数がかかるレチクル製造フローとなる。

2

【0010】本発明は、上記の問題点を解決するために、レチクル製造の工程短縮、配置情報の誤入力の早期発見を目的として提供されるものである。

[0011]

【課題を解決するための手段】図1は本発明のレチクル 製造フロー、図2は本発明の製造データ+配置情報デー タのフォーマットである。

【0012】1は設計データ、2はデータ変換装置、4 は配置情報入力、6はレチクル製造装置、7はレチク 10 ル、9はウエハプロセス、10は製造データ+配置情報、 11は検証装置、12は検証、13は調査である。

【0013】本発明では、製造データ3に対して、配置情報4を予め付加しておき、レチクル7の製造を行う以前に配置情報4及び製造データ3の検証を行うようにする。尚、本発明におけるレチクルの定義は、電子ビーム露光される乾板のことであり、レチクルやマスク、ウエハ等の基板も対象となる。

【0014】即ち、本発明の目的は、図1に示すように、半導体基板上のチップ内各素子のパターンを描画する製造データに、予め、該チップ内各素子の座標位置を示す位置情報を付加したデータを作成し、該データを用いてレチクルを製造することにより、また、製造データに位置情報を付加したデータの検証を、レチクルの製造の前に行うことにより達成される。

[0015]

【作用】従って、レチクル製造において、データ入力の 一本化の実現と、レチクルイメージでの検証が可能にな る。

【0016】よって、処理効率の向上と、レチクル製造 30 においての品質やプロセスの信頼性が向上する。

[0017]

【実施例】図1は本発明のレチクル製造のフロー、図2 は本発明の製造データ+配置情報データのフォーマット、図3は本発明の一実施例の配置情報データ内容図である。

【0018】図1に示すように、データ変換装置2で設計データ1と配置情報4より、製造データ+配置情報10を作成し、検証装置11に入力することにより、レチクルイメージでの検証12を行い、OKであれば、レチクル製40 造装置6に掛け、レチクル7の製造を行う。

【0019】本発明の一実施例の配置情報データを図3に示す。図3(a)に示すチップパターンの場合、配置情報データとしては、図3(b)に示すように、レチクル名称、レチクルサイズに続き、チップ内素子Aの製造データ名称と配置座標を同時に入力、同様の方法でチップ内素子B、C、・・・と入力データを作成する。

【0020】次に、図4に示すように、配置情報データ に引続き、チップ内素子AのパターンデータA、パター ンデータB、パターンデータC、・・・とデータを入力 50 して行く。

【0021】この本発明の製造データ+配置情報データ 10を検証し、合格であればこのデータにもとずいてレチ クル7を製造する。そして、このレチクル7を用いてウ エハプロセス9を行う。

[0022]

【発明の効果】以上説明したように、本発明によれば、 レチクル製造工程において、データを一本化することに より、レチクルイメージでの検証が可能となり、不良デ ータの早期発見ができる。

【0023】そして、不良データによってのレチクル製 10 6 レチクル製造装置 造がなくなったため、工数の低減と信頼性の高いデータ の取得といった優れた効果があり、 レチクルの品質向 上、生産性の向上に寄与するところが大きい。

【図面の簡単な説明】


【図1】 本発明のレチクル製造フロー

【図2】 本発明の製造データ+配置情報データのフォ ーマット

【図3】 本発明の一実施例の配置情報データ内容図

【図1】

本発明のしチクル製造フロー



【図4】 従来例のレチクル製造フロー

【図5】 従来例の製造データのフォーマット

4


【符号の説明】

図において,

- 1 設計データ
- 2 データ変換装置
- 3 製造データ
- 4 配置情報
- 5 配置情報カード
- - 7 レチクル
 - 8 検査
 - 9 ウエハプロセス
 - 10 製造データ+配置情報
 - 11 検証装置
 - 12 検証
 - 調査


【図2】


本発明の製造データ+配置情報データのフォーマット



[図3]

本発明の-実施例の配置情報 データ内容圏






【図4】

従来例 のレチクル 製造フロー

【図5】

従来例の製造データのフォーマット



159-75-88 159-75-88 159-75-8C